(19) 日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002-158550 (P2002-158550A)

(43)公開日 平成14年5月31日(2002.5.31)

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

H03F 3/217

H 0 3 M 3/02 H03F 3/217 5J064

H 0 3 M

3/02

5J091

審査請求 未請求 請求項の数1

OL

(全7頁)

(21)出願番号

特願2000-351864 (P2000-351864)

(22)出願日

平成12年11月17日(2000.11.17)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 仲上 太郎

東京都品川区北品川6丁目7番35号 ソニー

株式会社内

(72) 発明者 島 崇

東京都品川区北品川6丁目7番35号 ソニー

株式会社内

(74)代理人 100080883

弁理士 松隈 秀盛


最終頁に続く

(54) 【発明の名称】デジタルパワーアンプ

(57)【要約】

【課題】 デジタルパワーアンプの平均入力信号レベル 部分の平均出力音圧レベルを大きくとるゲイン設定を容 易にする。

【解決手段】 音声周波数帯域信号S3をΔΣ変調器2 3に入力し、当該ΔΣ変調器を介してこの信号S3をパ ルス密度変調信号もしくはPWM信号などのパワースイ ッチコントロール信号S11とし、このコントロール信 号11に基づき得られたパワースイッチング信号13を 負荷7に供給し得る信号とするようにしたデジタルパワ ーアンプであって、この Δ Σ 変調器 2 3 の前段側に設け た信号利得制御器2の利得を、この入力されたデジタル 信号のピーク信号強度を検出する検出手段21により制 御して、このΔΣ変調器23の動作を安定化し、ΔΣ変 調器23に入力可能なこの信号S3の平均信号レベルの 上限をアップして、この平均信号レベルの再生出力の向 上を可能にした。



【特許請求の範囲】

【請求項1】 入力されたデジタル信号を電力増幅する デジタルパワーアンプにおいて、

前記入力されたデジタル信号の信号強度を検出する検出手段と、

前記入力されたデジタル信号の信号増幅強度を調整する 信号利得調整手段と、

前記信号利得調整手段からの出力信号の標本化周波数を 変換する周波数変換手段と、

前記周波数変換手段からの出力信号を $\Delta \Sigma$ 変調信号に変 10 調する $\Delta \Sigma$ 変調手段と、

前記 $\Delta \Sigma$ 変調手段からの出力信号に応じてスイッチングを行うパワースイッチング手段とよりなり、

前記検出手段から得られた前記入力されたデジタル信号の信号強度に応じた検出信号に基づき前記信号利得調整手段を制御することにより、 $\Delta \Sigma$ 変調手段に入力される前記周波数変換手段の出力信号の信号強度を所定の強度に調整できるようにしたことを特徴とするデジタルパワーアンプ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電力増幅段をスイッチング制御するようにした場合に適用して好適なD級増幅器で構成されたデジタルパワーアンプに関する。

[0002]

【従来の技術】従来、このデジタルパワーアンプの典型的な例としてD級増幅(class Doperation)と呼称される信号増幅器が、特に可聴周波数(audio frequency)帯域信号の信号増幅器の一形態として知られている。このD級増幅器の典型的な例では、図4Aに示した30如く信号入力端子1、手動により操作される信号利得制御器2、標本化周波数の変換器3、ΔΣ変調器4、パワースイッチ部5及びパワーLPF(low pass filter)部6でこのD級増幅器の要部が構成されている。また7は音響再生用のスピーカである。なお以下の説明においては、アナログ信号を標本化・量子化し、この量子化された信号を符号化して得られたPCM(pulse code modulation)信号をデジタル信号と称し、このようにしてアナログ信号をPCM信号化することをデジタル信号化と称するものとする。40

【0003】そしてCD (compact disc) と同じ標本化周波数44.1 KHzで標本化されたデジタル音声周波数帯域信号S1が、図4Aに示した如く信号入力端子1に入力され、信号利得制御器2を介して手動により操作されて信号レベルを調節する利得係数が乗算され、この利得係数が乗算されたデジタル音声周波数帯域信号S2が標本化周波数の変換器3に入力されて、この変換器3を介して一例として標本化周波数2.8224MHz(64×44.1kHz)のデジタル信号に変換されたデジタル音声周波数帯域信号S3がΔΣ変調器4に入力される。

【0004】この $\Delta\Sigma$ 変調器4は、図4Bに示した如く信号加算器9、信号積分器10、量子化器11、1 サンプルディレイ12、クロック信号S11の入力端子13及び1 ビットパルス密度変調信号S4の出力端子14によりその要部が構成されている。そしてこの入力端子13には、デジタル音声周波数帯域信号S3の標本化周波数信号に同期した周波数2.824 MHzのクロック信号S11が供給され、これら信号加算器9、……、1 サンプルディレイ12の夫々の動作はこのクロック信号S11にロックした状態で実行される。

【0005】信号入力端8Aに入力されたデジタル音声周波数帯域信号S3が信号加算器9の正極性入力側に供給され、この信号加算器9の負極性入力側に供給された、あとに説明するフイードバック信号S10との差分値のデジタル信号S8が、信号加算器9を介して生成され、この信号加算器9の出力側から信号積分器10の入力側に供給される。

【0006】そしてこの信号積分器10を介して積分されて生成された信号S9が、量子化器11に供給され、 20 量子化器11を介して分解能が1ビットの量子化・符号化が行われて、この量子化器11から出力された1ビットパルス密度変調信号S4が、ディレイ12の入力側に供給され、このディレイ12を介して標本化周期で1サンプル遅れたフィードバック信号S10に変換され、このフィードバック信号S10が信号加算器9の負極性入力側に供給され、先に説明したように入力信号S3から減算される。一方この1ビットパルス密度変調信号S4が信号出力端14から出力される。

【0007】なおこの信号出力端14からは、このパルス密度変調信号が信号出力端14が出力されるか、あるいは必要に応じてパルス幅変調器等を介してPWM (pulsewidth modulation) 信号に変換され信号出力端14から出力される。

【0008】また図4Bに示されているごとく、量子化器11の信号出力側から入力側にディレイ12、信号加算器9及び信号積分器10を介して信号負帰還ループが形成されていることにより、この量子化器11で発生しこのパルス密度変調信号S4に混入した量子化ノイズに微分特性が持たされ、この密度変調信号S4の低い周波40数帯、すなわち音声信号帯域のDレンジが広がる方向に改善される。

【0009】なおこのように量子化ノイズが排除されることによりDレンジが改善されるようにする技術は、ノイズシェーピング (noise shaping) と呼称される。また図4Bに示した例では一次帰還によるノイズシェーピングの例を示したが、この図4Bに示した例において、この一次帰還によるノイズシェーピング以外に、帰還ループを増やして2次、3次帰還をおこなって、多重帰還ループによるノイズシェーピングをおこなわせるようにしての改善効果をより高めるようにした例も提案され

ている。

【0010】そしてこのような状態で変調されて生成された1ビットパルス密度変調信号S4、あるいは、図示せざるもこの Δ Σ変調信号に基づき生成されたPWM信号S4が、図4Cに示した如く入力端子15Aを通じてパワースイッチ部5に供給される。そしてこのパワースイッチ部5の、電源Vcc側と接地側の間にカスケード接続された2つのNチャンネルパワーMOSFET素子17Aのゲート側にこの信号S4が供給され、このFET素子17Bのゲート側にこのS4がインバータ16Aを介して位相反転された信号S4Aが供給され、これら2つのNチャンネルパワーMOSFET素子17A、17Bが、このS4で相補的にスイッチングされて、このS4に応じてパワースイッチングされた電源Vccからのパワー信号S5が、出力端子15Bから出力される。

【0011】そしてさらにこのパワー信号S5が、パワーLPF部6の入力端子18Aに入力され、この入力端子18Aと出力端子18Bの間に接続されたチョークコイル19及びこの出力端子18Bと接地側の間に接続されたコンデンサ20でなる、可聴周波数帯域外の高域周波数成分をカットする特性を有するパワーLPF回路6を介して得られた可聴周波数帯域の電力信号S5が、出力端子18B及び18Cを通じて音響信号再生用のスピーカ7に供給されて、音響信号として再生されるようにしている。

[0012]

【0013】そのため従来の $\Delta\Sigma$ 変調器を組み込んだD級信号増幅器においては、 $\Delta\Sigma$ 変調器の前段に手動操作による信号利得制御器を設けて、この $\Delta\Sigma$ 変調器に入力される信号の信号レベルのピーク値がこの最大変調率を超えないように制限していた。しかしながら図4に示した如きパワーアンプ(電力増幅器)の場合、この $\Delta\Sigma$ 変調器に入力される信号の信号レベルのピーク値がこの最大変調率を超えないように信号利得制御器を調整すると、このパワーアンプとして出力できる最大パワー(最50

大音量)は、この Δ Σ 変調器に入力される信号の信号レベルがこの最大変調率を超えないように制限されたことにより決まり、この制限を下回る信号レベルの信号がこの Δ Σ 変調器に入力された状態においては、このパワーアンプとして出力できるパワー(音量)を大きく出せないという課題があった。

【0014】すなわち信号入力端子に入力されるデジタル音声周波数帯域信号の信号ピーク値が大きいが、その平均信号レベルがこのピーク値に比較してかなり低い信号の場合でも、この Δ Σ 変調器に入力される信号の信号レベルのこのピーク値がこの最大変調率を超えないように信号利得制御器で制限する必要があるため、この平均信号レベルの信号の部分を、このパワーアンプとして出力するパワーを大きくできないという課題があった。

【0015】本発明はかかる従来の課題に鑑みてなされたものであり、信号入力端子に入力されるデジタル音声周波数帯域信号の信号ピーク値が大きいが、その平均信号レベルがこのピーク値に比較してかなり低い信号の場合でも、この $\Delta\Sigma$ 変調器に入力される信号の信号レベルのこのピーク値がこの最大変調率を超えないように信号利得制御器で制限する必要があるため、この平均信号レベルの信号の部分を、このパワーアンプとして出力するパワーを大きくできないという課題を解決することを目的としている。

[0016]

20

【課題を解決するための手段】上述したような課題等を 解決し、上記目的を達成するために、本発明の請求項1 記載のデジタルパワーアンプは、入力されたデジタル信 号を電力増幅するデジタルパワーアンプであって、この 入力されたデジタル信号の信号強度を検出する検出手段 と、この入力されたデジタル信号の信号増幅強度を調整 する信号利得調整手段と、この信号利得調整手段からの 出力信号の標本化周波数を変換する周波数変換手段と、 この周波数変換手段からの出力信号をΔΣ変調信号に変 調するΔΣ変調手段と、このΔΣ変調手段からの出力信 号に応じてスイッチングを行うパワースイッチング手段 とよりなり、この検出手段から得られた前記入力された デジタル信号の信号強度に応じた検出信号に基づきこの 信号利得調整手段を制御することにより、ΔΣ変調手段 に入力される前記周波数変換手段の出力信号の信号強度 を所定の強度に調整できるようにしたことを特徴として いる。

【0017】上述のように構成したことにより、本発明の請求項1記載のデジタルパワーアンプでは、この音声周波数帯域の信号レベルのピーク値に比較して、その信号レベルの平均値が大きく下回る場合においても、この平均信号レベルの信号の部分を、このパワーアンプとして出力するパワーを大きくすることができる。

[0018]

【発明の実施の形態】以下、図面を参照して本発明の実

5

施の形態を説明する。なお以下の説明においては、アナログ信号を標本化・量子化し、この量子化された信号を符号化して得られたPCM (pulse code modulation) 信号をデジタル信号と称し、このようにしてアナログ信号をPCM信号化することをデジタル信号化と称するものとする。

【0019】図1を参照しながら本発明にかかるデジタルパワーアンプの実施の形態の一例について説明する。図1は、デジタルパワーアンプの一具体例としてD級増幅器 (class D operation amp.)の要部の一例を示した 10回路ブロック図で、このD級増幅器は信号入力端子1、信号利得制御器2、標本化周波数の変換器3、変調手段22、パワースイッチ部5、パワーLPF (low pass filter)部6及びピーク検波器21で構成されている。そしてこの変調手段22は Δ Σ 変調器23及びスイッチング制御部24で構成され、このピーク検波器21は信号入力端子1に入力されたこの信号S1のピーク値の信号強度を検出するための検波手段とこの検波手段で検波されて得られたこのピーク値の二乗の平均値信号S1Aを生成するピーク検波器である。そして7は一例として 20ダイナミックスピーカで構成された音響信号再生用のスピーカ部である。

【0020】そして一例としてCD (compact disc) と同じ標本化周波数44.1 KHzで標本化されたデジタル音声周波数帯域信号S1が信号入力端子1に入力され、このピーク検波器21を介してこの信号S1のピーク値の信号強度が検出され、このピーク値の信号強度の二乗平均値の信号S1Aが生成され、この信号S1Aが利得制御信号として信号利得制御器2に供給され、この信号S1の最大振幅が調整されたデジタル音声周波数帯域信30号S2がこの信号利得制御器2を介して生成される。

【0021】そして更にこの信号S2が標本化周波数の変換器3に入力され、この変換器3を介して、後に説明するパワースイッチ部5におけるパワースイッチ動作に好適な標本化周波数に変換される。そしてこのように変換されたデジタル音声周波数帯域信号S3が変調手段22の入力端22Aに入力される。なおこの信号S2が後に説明するパワースイッチ部5におけるパワースイッチ動作に好適な標本化周波数に変換されるようにした場合には、後に説明するスイッチング制御部24を省略する40ことができる。

【0022】そしてこの変調手段22の出力端22Bから出力されたPWM (pulse widthmodulation) 信号S11がパワースイッチ部5に供給され、この信号S11に応じてパワースイッチ部5においてパワースイッチング動作がおこなわれて生成されたパワースイッチング信号S12がパワーLPF (low pass filter)部6に供給されて音声周波数帯域の電力信号S13が選択され、この電力信号S13が音響信号再生用のスピーカ部7に供給される。

【0023】即ちこのような状態で変調されて生成された1ビットパルス密度変調信号S3Aをスイッチング制御部24を介して生成されたPWM信号S11が、図3に示した如く入力端子15Aを通じてパワースイッチ部5に供給される。そしてこのパワースイッチ部5の、電源Vcc側と接地側の間にカスケード接続された2つのNチャンネルパワーMOSFET素子17A、17Bの、このFET素子17Aのゲート側にこの信号S11が供給され、このFET素子17Bのゲート側にこのS4がインバータ16Aを介して位相反転された信号S11Aが供給され、これら2つのNチャンネルパワーMOSFET素子17A、17Bが、この信号S11で相補的にスイッチングされて、このS11に応じてパワースイッチングされた電源Vccからのパワー信号S5が、出力端子15Bから出力される。

【0025】次にこの変調手段22の実施の形態の一例を図2に示して説明する。

【0026】図2は変調手段22の構成の要部を示したブロック図で、この変調手段22は信号入力端22A、信号出力端22B、PWM変調器24、第1の信号加算器25、第2の信号加算器26、量子化器27、信号リミッタ28、第3の信号加算器29、第1の1標本化ディレイ30、二乗積算器31及び第2の1標本化ディレイ32で構成されている。またこの変調手段22は、図1に示した変換器3に入力され、この変換器3を介して標本化されたデジタル音声周波数帯域信号S3の標本化周波数に同期したクロック信号に同期して動作するである

【0027】入力端22Aに入力されたデジタル音声周波数帯域信号S3が、第1の信号加算器25の正極性入力側に入力され、この信号加算器25の負極性入力側に供給されるフィードバック信号S21との差分値のS15が、この信号加算器25の出力側から第2の信号加算器26の正極性入力側に供給され、このら第2の信号加算器26の他の正極性入力側に供給されるフィードバック信号S20の加算信号S16が量子化器27に入力される。

【0028】そして加算信号S16がこの量子化器27 において、1ビットに四捨五入もしくは切り捨てするな 50 どして丸めることにより1ビット符号化がおこなわれ、

8

デジタル音声周波数帯域信号S3の信号レベルを1ビットで表現できるように変調されたデジタル信号S17が量子化器27から出力される。そしてこのデジタル信号S17が信号リミッタ28に入力され、所定の振幅以下に抑圧された1ビットのパルス密度変調信号S3Aが生成される。なおこの信号リミッタ28のリミット値の設定値に基づいて信号利得制御器2の利得を設定しておく。一例としてこの信号リミッタ28でリミットされた信号出力が1.0のときには、信号利得制御器2の出力が0.9に制限されるように設定しノイズシェーピング 10がおこなわれている Δ Σ変調器23の動作を安定化する

【0029】次にノイズシェーピングの動作について説明する。

【0030】先ずこの信号S3Aが信号加算器29の負極性入力側に供給され、この信号加算器27の正極性入力側に供給される加算信号S16との差分値のS18が、この信号加算器29の出力側から1標本化ディレイ30の入力側に供給される。そしてこの1標本化ディレイ30の出力側よりえられた標本化周期で1サンプル遅れたフィードバック信号S19が二乗積算器31及び第2の1標本化ディレイ32の夫々に入力される。

【0031】そしてこの二乗積算器31を介して生成されたフィードバック信号S20が、先に説明したようにこの第2の信号加算器26の他の正極性入力側に供給され、第2の1標本化ディレイ32でディレイされて生成された標本化周期で1サンプル遅れたフィードバック信号S21が先に説明したように第1の信号加算器25の負極性入力側に供給されるようにしてノイズシェーピングが実行されるようにする。

【0032】即ち図1及び2に示した例においては、信号入力端子1に入力されたデジタル音声周波数帯域信号 S1のピーク値の信号強度が、このピーク検波器21を介して検波され、このピーク値の信号強度の二乗平均値の信号S1Aがピーク検波器21で生成され、この信号 S1Aが利得制御信号として信号利得制御器2に供給され、この信号S1の最大振幅が信号利得制御器2に供給され、この信号S1の最大振幅が信号利得制御器2にはか調整されたデジタル音声周波数帯域信号S2が生成されるようにして、 $\Delta2$ 変調器23に入力できるデジタル音声周波数帯域信号S3の最大振幅の値を、 $\Delta2$ 変調器4から出力できる1ビットパルス変調信号S4で表現できる最大振幅の値で除して定まる最大変調率を超えないように設定することができるようにしている。

【0033】したがってこの例によれば、デジタル音声周波数帯域信号S1の平均音圧レベルが低く、かつ瞬時最大音圧レベルの高いデジタル音声周波数帯域信号S1が図1に示した信号入力端子1に入力された場合においても、この瞬時最大音圧レベルをこの信号利得制御器2により抑圧することができるので、平均可聴周波数(audio frequency)音圧レベルが低い部分のデジタル音声

周波数帯域信号S 1 のレベルを上げて音響信号再生用のスピーカ部 7 から再生させることができる利点がある。【0 0 3 4】よって本例によれば、一例として特に音楽信号によくみられるように、平均信号レベルが低く、かつ瞬時に過大なデジタル音声周波数帯域信号S 1 が信号入力端子 1 に入力される可能性がある場合でも、この音楽信号の平均信号レベルが低い部分を大きく再生されるようにすることが可能となり、かつ過大なピーク値を含む音楽信号がデジタル音声周波数帯域信号S 1 として入力された場合にも、 Δ Σ 変調器 2 3 が発振する状態になること、或いは感知できるレベルのノイズがデジタル音声周波数帯域信号S 1 9 中に発生するなどの不具合もなく、この平均音圧レベルの部分の平均音圧レベルを上げた状態で再生することができる。

【0035】本例においては音響信号を再生するデジタルパワーアンプを一例として説明した。しかしながら本発明はこの音響信号を再生するデジタルパワーアンプに限定されることなく、その他種々のデジタルパワー信号を供給するためのデジタルパワーアンプに適用することができるのは勿論であり、一例をあげればモーター駆動制御用のデジタルパワーアンプに適用することができる。なおモーター駆動制御用のデジタルパワーアンプに適用する場合においては、必要に応じてパワーLPF部6を省略してこのデジタルパワーアンプを構成してもよい。

【0036】なお図2に示したノイズシェーピングの部分を、一次帰還によるノイズシェーピング、或いはさらに複数次のノイズシェーピングに構成して、ノイズシェーピングをおこなわせるようにしても良いことは勿論である。なおこのようにノイズシェーピングの演算アルゴリズムを変化させ場合には、この信号利得制御器2によるピーク信号抑圧レベル値及び又は第信号リミッタ28による信号リミット値の特性などを、これら次数により変化させて、 Δ Σ 変調器23の動作の安定化を図る必要のあることは勿論である。

[0037]

【発明の効果】以上説明したように、本発明の請求項1記載のデジタルパワーアンプによれば、このデジタルパワーアンプに過大なピーク信号が入力された場合においても、このデジタルパワーアンプの動作が不安定になることがなく、また極端な音質の悪化が発生しない状態でこのデジタルパワーアンプから信号出力を得ることができる。よってこのデジタルパワーアンプに対する信号を、平均入力信号レベルを基準として入力でき、デジタルパワーアンプのこの平均入力信号レベル部分の平均出力音圧レベルを大きくとるゲイン設定が、このデジタルパワーアンプにおいて容易に実現できる。

【図面の簡単な説明】

【図1】本発明によるデジタルパワーアンプの実施の形態の一例の説明に供する回路ブロック図である。

(6)



特開2002-158550


【図2】本発明による変調手段の実施の形態の一例の説明に供する回路ブロック図である。

【図3】本発明に適用し得るパワースイッチ部及びパワーLPF部の実施の形態の一例の説明に供する回路ブロック図である。


【図4】従来のデジタルパワーアンプの一例としてD級 増幅器の説明に供する回路ブロック図である。

【符号の説明】


【図1】




【図2】



【図3】



【図4】



フロントページの続き

Fターム(参考) 5J064 AA00 BA03 BB12 BC11 BC19

BC21 BD01

5J091 AA02 AA24 AA26 AA41 AA66

CA35 FA01 HA10 HA29 HA33

HA39 KA00 KA04 KA15 KA20

KA26 KA31 KA42 KA53 KA55

KA62 MA13 TA01 UW01 UW08

UW10